IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In Re Application of: Liu et al.

Group Art Unit: Unassigned

Serial No.: Unassigned

Examiner: Unassigned

Filed: April 14, 2004

Docket No. 252011-2230

For: Method for Fabricating Semiconductor Memory Device

CLAIM OF PRIORITY TO AND SUBMISSION OF CERTIFIED COPY OF REPUBLIC OF CHINA APPLICATION PURSUANT TO 35 U.S.C. §119

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

In regard to the above-identified pending patent application and in accordance with 35 U.S.C. §119, Applicants hereby claim priority to and the benefit of the filing date of Republic of China patent application entitled, "Method for Fabricating Semiconductor Memory Device", filed July 9, 2003, and assigned serial number 92118678. Further pursuant to 35 U.S.C. §119, enclosed is a certified copy of the Republic of China patent application

Respectfully Submitted,


THOMAS, KAYDEN, HORSTEMEYER & RISLEY, L.L.P.

By:

Daniel R. McClure, Reg. No. 38,962

100 Galleria Parkway, Suite 1750 Atlanta, Georgia 30339 770-933-9500 리오 리오 디오





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE (
) MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 07 月 09 日 Application Date

申 請 案 號: (092118678 Application-No.

申請人:台灣積體電路製造股份有限公司 Applicant(s)

> 局 長 Director General



發文日期: 西元 <u>2004</u> 年 <u>1</u> 月 <u>16</u> 日 Issue Date

發文字號: **09320052550** Serial No.

진도 인도 인도

申請日期:	IPC分類	
申請案號:		
(以上各欄由本局填註)	發明專利說明書	

(以上各欄)	由本局填言	*) 發明專利說明書
	中文	半導體記憶元件及其製造方法
發明名稱	英文	Method of fabricating a semiconductor memory
	姓 名(中文)	1. 劉家成 2. 郭秀蘭 3. 陳志寬
=	(英文)	1.Chia-Chen Liu 2.Hsiu-Lan Kuo 3.Chih-Kuan Chen
	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW 3. 中華民國 TW
	住居所 (中 文)	1. 新竹市澤藩路35號 2. 台中市西區公館里永城街33號 3. 新竹市埔頂路253-1號5樓
	住居所 (英 文)	1. 2. 3.
	名稱或 姓 名 (中文)	1. 台灣積體電路製造股份有限公司
	名稱或 姓 名 (英文)	1. Taiwan Semiconductor Manufacturing Co., Ltd.
三、	國籍(中英文)	1. 中華民國 TW
申請人 (共1人)	住居所 (營業所) (中 文)	1. 新竹科學工業園區園區三路121號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	
	代表人 (中文)	1. 張忠謀
	代表人 (英文)	1. Chung-Mou Chang



四、中文發明摘要 (發明名稱:半導體記憶元件及其製造方法)

伍、(一)、本案代表圖為:第6圖

(二)、本案代表圖之元件代表符號簡單說明:

100~半導體基底;

六、英文發明摘要 (發明名稱:Method of fabricating a semiconductor memory)

A method of fabricating a semiconductor memory. Conducting line layers, a conductive layer with first type ion doping, a first dielectric layer and a conductive layer with a second type ion doped are sequentially formed on a substrate. The conducting line layers, the conductive layer with a first type ion doping, the first dielectric layer and the conductive layer with a second type





四、中文發明摘要 (發明名稱:半導體記憶元件及其製造方法)

- 200~掺雜第一型離子之複晶矽層;
- 220~ 鈦 矽 化 合 物(TiSi₂)/TiN 層 ;
- 240~掺雜第一型離子之複晶矽層;
- 260~反熔絲層;
- 280~掺雜第二型離子之複晶矽層;
- 300~殘留矽;
- 400~氧化電漿預濺擊。

六、英文發明摘要 (發明名稱:Method of fabricating a semiconductor memory)

ion doping are defined along a first direction, wherein the conducting line layers are defined as a first conducting line. The conductive layer with first type ion doping, the first dielectric layer and the conductive layer with a second type ion doping are defined to form a memory cell. A blanket second dielectric layer is deposited on the substrate, wherein before the deposition of



四、中文發明摘要 (發明名稱:半導體記憶元件及其製造方法)

六、英文發明摘要 (發明名稱:Method of fabricating a semiconductor memory)

the second dielectric layer, a pre-oxygen sputtering process is exerted to bombard the substrate. The blanket second dielectric layer is polished until exposing the memory cell. A second conducting line, electrically connected to the memory cell, is formed on the second dielectric layer along the second direction, wherein the first direction and the second direction are



		4	` .
四、中文發明摘要	(發明名稱:半導體記憶元件及其製造方法)		
÷			
六、英文發明摘要	(發明名稱: Method of fabricating a semiconductor memory)		
perpendicul	ar to each other. Thus the		
	or memory is obtained.		
	•		
· ·			

一、本案已向					
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先		
		31. 5.0			
		無			
		////	•		
二、□主張專利法第二十.	五條之一第一項傷	是先權 :			
申請案號:					
日期:		無			
			<u> </u>		
三、主張本案係符合專利:	法第二十條第一項	頁□第一款但書或	□第二款但書規定之期間		
日期:					
四、□有關微生物已寄存	於國外:				
寄存國家:		fri.			
寄存機構:		無			
寄存日期:					
寄存號碼: □有關微生物已寄存	於國內(木呂所生	定之客在機構).			
寄存機構:	** E4 + 4 (A4-VO) / 1/ 4 E				
寄存日期:		無	·		
寄存號碼:					
□熟習該項技術者易	於獲得,不須寄存	•			

五、發明說明 (1)

[發明所屬之技術領域]

本發明係有關於一種半導體記憶元件的製造方法,特別是有關於特別有關於一種改進一次可程式唯讀記憶體 (OTPROM)之製造方法。

[先前技術]

反熔絲(anti-fuse)型記憶體元件是一種三維的記憶體元件,其記憶胞是應用一反熔絲層設在二極體的正極(P)和負極(N)之間。當反熔絲層是完好時,其正極和負極是做此斷路,但是當反熔絲層被破壞時,其正極和負極在反熔絲層接通,也因此形成一PN二極體,且其線路設計為正極和負極的材料彼此正交。反熔絲型記憶體元件的三維結構和傳統的二微結構記憶體比較,其所需使用的矽積底面積較傳統的記憶體小。也因此,可以增加記憶體的積極度,減少單位面積的成本,此外反熔絲型記憶體元件由於具有一次燒錄(one time programmable,OTP)的特性,可在保密性上提供較佳的保護。

第1圖係顯示習知反熔絲型記憶體元件陣列之佈局配置圖,其中WL係一字元線,BL係一位元線。於字元線與位元線交結處,係以一記憶胞作電性連結。

請參閱第2至3圖,其顯示習知反熔絲型記憶體元件之字元線與記憶胞製作過程之剖面示意圖。如第2圖所示, 提供一半導體基底10上,如一矽基底,其上可形成任何所需之半導體元件,此處為簡化起見,僅以一平整的基底10





五、發明說明(2)

表示之。於基底10上沉積一重掺雜第一型離子之複晶矽層20,如Pt複晶矽層,以作為底部複晶矽層20。其後,沉積一金屬層30,例如金屬鈦層,於重掺雜第一型離子之複晶矽層20上,並於鈦金屬層上沉積一氮化鈦層(未圖式)以作為黏和作用。接下來,使用一快速退火(RTP)製程,以使重掺雜第一型離子之複晶矽層20和鈦金屬反應形成一鈦矽化合物(TiSi2)層30。其形成之鈦矽化合物層30具有低的導電係數及良好的熱穩定性,可減少導線間的阻值。接著,再沉積一重掺雜第一型離子之複晶矽層40,如Pt複晶矽層,於氮化鈦層(未圖式)上,以作為頂部複晶矽層40。

後續,進行一快速熱氧化(RTO)製程以頂部複晶矽層40上形成一反熔絲層50,例如氧化矽層。其形成的反熔絲層40係做為控制反熔絲型記憶體晶胞的主要元件。其後,於反熔絲層40上沉積一掺雜第二型離子之複晶矽層60,如N複晶矽層。

第3圖係顯示定義字元線與記憶胞過程之剖面示意 圖。首先以微影及蝕刻製程定義之前形成之掺雜第二型離子之複晶矽層60、反熔絲層50、頂部複晶矽層40、鈦好 合物層30,及底部複晶矽層20以形成字元線。接著,與 微影及蝕刻製程定義掺雜第二型離子之複晶矽層60、反熔 絲層50、頂部複晶矽層40以形成記憶胞。之後於導線間即 記憶胞之間,填入介電材料和後續的化學機械研磨製程以 及形成位元線之製程,其係為一般習知之技藝,不在此詳 加描述。





五、發明說明 (3)

根據上述習知習知反熔絲型記憶體元件之製作方法, 於定義摻雜第二型離子之複晶矽層60、反熔絲層50、頂部 複晶矽層40以形成記憶胞。其缺點會在蝕刻頂部複晶矽層 40蝕產生殘留矽70。上述殘留矽70會殘留在鈦金屬矽化物 層30表面,導致記憶胞間的短路,降低製程良率。

美國專利號第6420215號有揭示一種低漏電流的記憶 晶胞,其中在正極和負極的二極體間放置一反熔絲層,當 反熔絲層是完好時,其正極和負極是彼此斷路,但是當反 熔絲層被破壞時,其正極和負極在一小區域的反熔絲層接 通,也因此形成二極體,也因為其很小區域的熔絲使其二 極體具有很小的區,也因此其具相對小之漏電流。

發明內容:





五、發明說明(4)

有鑑於此,為了解決上述問題,本發明的目的在於提供一種一次可程式唯讀記憶體(OTPROM)之製造方法。

本發明的另一目的在於提供一利用氧化電漿預濺擊製程改進一次可程式唯讀記憶體(OTPROM)之製造方法,而能夠避免矽殘留,增加製程良率。





五、發明說明 (5)

係經過一氧化電漿預濺擊該第一導線表面,使其表面無矽殘留。

以下配合圖式以及較佳實施例,以更詳細地說明本發明。

實施方式:

以下利用第4圖至第8圖來說明本發明之一種半導體記憶元件的製造方法之實施例的製程剖面圖。

首先,如第4圖所示,提供一半導體基底100,如矽基底,其上可形成任何所需之元件,例如金氧半元件、接觸插栓及導線等,此處為簡化起見,僅以一平整的基底100表示之。接著形成一導線層,包括一底部複晶矽層200及一氮化鈦/鈦矽化合物(TiSi₂)層220。其方法係於基底100上以傳統之化學氣相沉積法CVD沉積一重掺雜第一型離子,例如硼離子,之複晶矽層200,表示為P+複晶矽層,以





五、發明說明 (6)

作為底部複晶矽層200,厚度為1500~2500埃(Å),例如2000埃(Å)。根據本發明之一較佳實施方式,第一型離子掺雜濃度為>1019個/cm³。

其後,沉積一金屬層220,例如氮化鈦/鈦層,於重摻雜第一型離子之複晶矽層200上。其中鈦層的厚度為200~800埃(Å),例如500埃(Å),以及氮化鈦層的厚度為100埃(Å)以作為黏和作用。接著,使用一快速退火(RTP)製程,以使重摻雜第一型離子之複晶矽層200和氮化鈦/鈦層220反應形成一氮化鈦/鈦矽化合物(TiSi₂)層220。其形成之氮化鈦/鈦矽化合物層220具有低的導電係數及良好的熱穩定性,可減少導線間的阻值。根據本發明之一較佳實施方式,其中快速加熱製程之條件為,溫度400°C~1200°C,例如675°C,通入惰性氣體,以使之前形成的鈦金屬層220和重摻雜第一型離子之複晶矽層200反應以形成氮化鈦/鈦金屬矽化物層220,其形成的鈦金屬矽化物層220阻質為10~200 μΩ-cm,具有低阻質及熱穩定的特性,此時需注意,重摻雜第一型離子之複晶矽層200需完全和鈦金屬層220反應,形成鈦金屬矽化物層220以減少阻質。

接著,再以傳統之化學氣相沉積法CVD沉積一重掺雜第一型離子,例如硼離子,之複晶矽層240,表示為P+複晶矽層,於氮化鈦層(未圖式)上,以作為頂部複晶矽層240,厚度為400~600埃(Å),例如500埃(Å)。根據本發明之一較佳實施方式,第一型離子掺雜濃度為>10¹⁹個/cm³。





五、發明說明 (7)

後續,進行一快速熱氧化(RTO)製程以頂部複晶矽層 240上形成一反熔絲層260,例如氧化矽層。其形成的反熔絲層260係做為控制反熔絲型記憶體晶胞的主要元件。根據本發明之一較佳實施方式,上述快速熱氧化(RTO)製程,在溫度為400°C~1200°C,通入氧氣,以使其重掺雜第一型離子之複晶矽層240表面產生二氧化矽層,其二氧化矽層厚度為5~20埃(Å),例如14.5埃(Å)。作為控制反熔絲型記憶體元件的反熔絲層260,因此二氧化係層的品質和均勻性相當的重要。

其後,於反熔絲層260上沉積一掺雜第二型離子,如磷離子,之複晶矽層280,表示為N複晶矽層,厚度為3000~4000埃(Å),例如3500埃(Å)。根據本發明之一較佳實施方式,第二型離子掺雜濃度為為10¹⁵個/cm³至10¹⁷個/cm³。

第5 圖係顯示定義字元線WL過程之剖面示意圖,亦即第1 圖中沿A-A'截面。以微影及蝕刻製程定義之前形成之掺雜第二型離子之複晶矽層280、反熔絲層260、頂部複晶矽層240、氮化鈦/鈦矽化合物層220,及底部複晶矽層200,其中氮化鈦/鈦矽化合物層220,及底部複晶矽層200構成字元線WL。

第6圖係顯示定義字元線WL之後定義記憶胞過程之剖面示意圖,亦即第1圖中沿B-B'截面。以微影及蝕刻製程定義掺雜第二型離子之複晶矽層280、熔絲層260、頂部複晶矽層240以形成記憶胞。接著,於沉積一第二介電層500





五、發明說明 (8)

前,先以一氧化電漿400預濺擊整個半導體基底100,以去除殘留矽300。根據本發明之一較佳實施方式,上述氧化電漿400預濺製程條件之02氣體流量為300~400 sccm,Ar氣體流量為200~250 sccm,溫度為225~275℃,功率為1000~1500 W。根據本發明另一較佳實施方式,上述氧化電漿400預濺製程條件之02氣體流量為340 sccm,Ar氣體流量為240 sccm,溫度為250℃,功率為1300 W。

根據本發明之一較佳實施方式,上述氧化電漿400預 濺製程除能以02電漿400轟擊殘留矽300,亦能利用氧化電漿400的氧化功能將殘留矽300氧化成氧化矽,使其成為絕緣物。

第7圖係顯示於第一導線間及記憶胞填入第二介電層之剖面示意圖。在定義字元線與記憶胞後於字元線與記憶胞間填入介電材料,是以一高密度電漿(HDP)的化學氣相沉積法所形成的二氧化矽,其電漿內的離子濃度較一般的電漿激發化學氣相沉積法為濃(約10¹¹~10¹³個/cm³),故能利用沉積/蝕刻/沉積的方法,具有較佳的溝填能力,可填入形成導線後的間隙中,再來,以化學機械研磨法(CMP)移除多餘的介電層,並使其平坦化。

第8圖係顯示形成位元線BL之剖面示意圖。接著,於基底100上以傳統之化學氣相沉積法CVD沉積一重掺雜第二型離子,例如磷離子,之複晶矽層600,表示為N+複晶矽層,以作為底部複晶矽層600,厚度為1500~2500埃(Å),例如2000埃(Å)。根據本發明之一較佳實施方式,第二型





五、發明說明 (9)

離子掺雜濃度為>1019個/cm3。

其後,沉積一金屬層620,例如氮化鈦/鈦層,於重掺雜第一型離子之複晶矽層600上。其中鈦層的厚度為200~800埃(Å),例如500埃(Å),以及氮化鈦層的厚度為100埃(Å)以作為黏和作用。接著,使用一快速退火(RTP)製程,以使重掺雜第一型離子之複晶矽層600和氮化鈦/鈦層620反應形成一氮化鈦/鈦矽化合物(TiSi₂)層620。其形成之鈦矽化合物層620具有低的導電係數及良好的熱穩定性,可減少導線間的阻值。根據本發明之一較佳實施方式,其中快速加熱製程之條件為,溫度400°C~1200°C,例如675°C,通入惰性氣體,以使之前形成的氮化鈦/鈦層620和重掺雜第一型離子之複晶矽層600反應以形成氮化鈦/鈦金屬矽化物層620,其形成的鈦金屬矽化物層620阻質為10~200 μΩ-cm,具有低阻質及熱穩定的特性,此時需注意,重掺雜第一型離子之複晶矽層600需完全和鈦金屬層620反應,形成鈦金屬矽化物層620以減少阻質。

接著,再以傳統之化學氣相沉積法CVD沉積一重掺雜第二型離子,例如磷離子,之複晶矽層640,表示為N⁺複晶矽層 ,於氮化鈦/鈦金屬矽化物層620上,以作為頂部複晶矽層640,厚度為400~600埃(Å),例如500埃(Å)。根據本發明之一較佳實施方式,第二型離子掺雜濃度為>10¹⁹個/cm³。

接著,於重掺雜第二型離子之複晶矽層640上沉積一 掺雜第二型離子,如磷離子,之複晶矽層660,表示為N複





五、發明說明(10)

晶矽層,厚度為3000~4000埃(Å),例如3500埃(Å)。根據本發明之一較佳實施方式,第二型離子掺雜濃度為為 10^{15} 個/cm³至 10^{17} 個/cm³。

其後,利用微影及蝕刻製程定義之前形成之掺雜第二型離子之複晶矽層660、頂部複晶矽層640、氮化鈦/鈦矽化合物層620,及底部複晶矽層600以形成位元線BL。

如第8圖所示,本發明提供一種半導體記憶元件,包括:一半導體基底100;一第一導線,形成該半導體基底100上並沿第一方向延伸,該第一導線表面無矽殘留300;一記憶胞,形成於該第一導電線上;一第二導電線,形成於該記憶胞上並與該記憶胞電性相連,該第二導電線沿第二方向沿伸,且該第一和第二方向垂直;以及一第二介電層500,設置於該第一導線與第二導電結構之間以作絕緣;其中,該第一導線係經過一氧化電漿預濺擊該第一導線表面,使其表面無矽殘留。

[本案特徵及效果]

本發明之特徵與效果在於:

沉積一第二介電層覆蓋該基底,其中在沉積前包括以一氧化電漿預濺擊該基底表面。

因此,上述氧化電漿預濺製程除能以O2電漿轟擊殘留矽,亦能利用氧化電漿的氧化功能將殘留矽氧化成氧化矽,使其成為絕緣物。因而解決殘留矽造成短路的問題,而改善習知之製程良率。





五、發明說明(11)

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可作更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1圖係顯示習知半導體記憶體元件陣列之佈局配置圖;

第2~3 圖係顯示習知半導體記憶體元件之字元線與記憶胞製作過程之剖面示意圖;

第4~6圖係顯示本發明半導體記憶體元件之字元線與記憶胞製作過程之剖面示意圖;

第7圖係顯示本發明於第一導線間及記憶胞填入第二介電層之剖面示意圖;以及

第8圖本發明半導體記憶體元件形成位元線之剖面示意圖。

[符號說明]

習知部分(第1圖)

WL~字元線;

BL~位元線;

10~半 導 體 基 底 ;

20~掺雜第一型離子之複晶矽層;

30~ 鈦 矽 化 合 物(TiSi₂)/TiN 層 ;

40~掺雜第一型離子之複晶矽層;

50~反熔絲層;

60~掺雜第二型離子之複晶矽層;

70~殘留砂。

本 案 部 分(第2 、3 圖)



圖式簡單說明

- 100~半 導 體 基 底 ;
- 200~掺雜第一型離子之複晶矽層;
- 220~ 鈦 矽 化 合 物(TiSi₂)/TiN 層 ;
- 240~掺雜第一型離子之複晶矽層;
- 260~反熔絲層;
- 280~掺雜第二型離子之複晶矽層;
- 300~殘留矽;
- 400~氧化電漿預濺擊;
- 500~第二介電層;
- 600~掺雜第一型離子之複晶矽層;
- 620~ 鈦 矽 化 合 物(TiSi₂)/TiN 層 ;
- 640~掺雜第一型離子之複晶矽層;
- 660~掺雜第二型離子之複晶矽層。



1. 一種半導體記憶元件的製造方法,其步驟包括:提供一基底;

依序形成一導線層、一具有第一型導電層、一第一介電層及一具有第二型導電層於該基底上;

沿第一方向定義該具有第二型導電層、該第一介電層、該具有第一型導電層及該導線層,其中該導線層形成一第一導線;

定義該第二型導電層、該第一介電層及該具有第一型 導電層,以形成一記憶胞;

沉積一第二介電層覆蓋該基底,其中在沉積前包括以一氧化電漿預濺擊該基底表面;

平坦化該第二介電層直至露出該記憶胞; 以及

沿第二方向形成一第二導線,該第二導線與記憶胞電性連結且和第一導線方向垂直。

- 2. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該第一型離子掺雜係D型離子掺雜。
- 3. 如申請專利範圍第2項所述之半導體記憶元件的製造方法,其中該第一導電層包含氮化鈦/鈦矽化物/p型離子掺雜複晶矽之堆疊結構。
- 4. 如申請專利範圍第3項所述之半導體記憶元件的製造方法,其中該第一導線係字元線。
- 5. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該第一介電層係利用快速熱氧化所形成之氧化矽。



- 6. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該第二型離子掺雜係N型離子掺雜。
- 7. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該記憶胞之結構包含p型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽之堆疊結構。
- 8. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之0₂氣體流量為300~400 sccm。
- 9. 如申請專利範圍第8項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之Ar氣體流量為200~250 sccm。
- 10. 如申請專利範圍第8項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之溫度為225~275℃。
- 11. 如申請專利範圍第8項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之功率為1000~1500 W。
- 12. 如申請專利範圍第1項所述之半導體記憶元件的製造方法,其中該第二導電層包含n型離子掺雜複晶矽/氮化鈦/鈦矽化物/n型離子掺雜複晶矽/n型離子掺雜複晶矽之堆疊結構。
- 13. 如申請專利範圍第12項所述之半導體記憶元件的製造方法,其中第二導線係位元線。
 - 14. 一種半導體記憶元件的製造方法,適用於一次可



程式唯讀記憶體(OTPROM)之製造方法,其步驟包括:

提供一基底;

依序形成一具有p型離子掺雜複晶矽/氮化鈦/鈦矽化物/p型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽 之堆疊結構於該基底上;

沿第一方向定義上述p型離子掺雜複晶矽/氮化鈦/鈦矽化物/p型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽/氮化鈦/鈦矽化物構成一位元線;

定義該p型離子掺雜複晶砂/第一介電層/ n型離子掺雜複晶矽結構,以形成一記憶胞;

沉積一第二介電層覆蓋該基底,其中在沉積前包括以一氧化電漿預濺擊該基底表面;

平坦化該第二介電層直至露出該記憶胞;以及

沿第二方向形成一具有N型離子掺雜之位元線,該位元線與記憶胞電性連結且和字元線方向垂直。

- 15. 如申請專利範圍第14項所述之半導體記憶元件的製造方法,其中該第一介電層係利用快速熱氧化所形成之氧化矽。
- 16. 如申請專利範圍第14項所述之半導體記憶元件的製造方法,其中該記憶胞之結構包含p型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽之堆疊構。
- 17. 如申請專利範圍第14項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之02氣體流量





為300~400 sccm。


- 18. 如申請專利範圍第17項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之Ar氣體流量為200~250 sccm。
- 19. 如申請專利範圍第17項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之溫度為225~275℃。
- 20. 如申請專利範圍第17項所述之半導體記憶元件的製造方法,其中該氧化電漿預濺擊製程條件之功率為1000~1500 W。
- 21. 如申請專利範圍第14項所述之半導體記憶元件的製造方法,其中該位元線包含n型離子掺雜複晶矽/氮化鈦/鈦矽化物/n型離子掺雜複晶矽/n型離子掺雜複晶矽之堆疊結構。
 - 22. 一種半導體記憶元件,其包括:
 - 一半 導 體 基 底;
- 一第一導線,形成該半導體基底上並沿第一方向延伸,該第一導線表面無矽殘留;
 - 一記憶胞,形成於該第一導電線上;
- 一第二導電線,形成於該記憶胞上並與該記憶胞電性相連,該第二導電線沿第二方向沿伸,且該第一和第二方向垂直;以及
- 一第二介電層,設置於該第一導線與第二導電結構之間以作絕緣;




其中,該第一導線係經過一氧化電漿預濺擊該第一導線表面,使其表面無矽殘留。


- 23. 如申請專利範圍第22項所述之半導體記憶元件,其中該第一導電結構與第二導電結構別為字元線和位元線。
- 24. 如申請專利範圍第22項所述之半導體記憶元件, 其中該第一導線包含氮化鈦/鈦矽化物/p型離子摻雜複晶矽之堆疊結構。
- 25. 如申請專利範圍第22項所述之半導體記憶元件,其中該記憶胞之結構包含p型離子掺雜複晶矽/第一介電層/n型離子掺雜複晶矽之堆疊結構。
- 26. 如申請專利範圍第25項所述之半導體記憶元件,其中該第一介電層係利用快速熱氧化所形成之氧化矽。
- 27. 如申請專利範圍第22項所述之半導體記憶元件,其中該第二導電結構包含n型離子掺雜複晶矽/氮化鈦/鈦矽化物/n型離子掺雜複晶矽之堆疊結構。










第 2 圖








第 4 圖














(4.5版)申請案件名稱:半導體記憶元件及其製造方法







